FPGA實現(xiàn)jpeg Verilog源代碼
上傳時間： 2013-12-21
上傳用戶：SimonQQ
基于ARM-FPGA的IRIG-B碼產(chǎn)生器的研制這是一份非常不錯的資料，歡迎下載，希望對您有幫助！
上傳時間： 2021-12-30
上傳用戶：
基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼，使用的FPGA為Virtex-4，實現(xiàn)對DDRSDRAM的簡單控制（對一系列地址的寫入和讀取）。
標簽： DDRSDRAM Verilog Xilinx FPGA
上傳時間： 2013-08-07
上傳用戶：ainimao
利用FPGA實現(xiàn)JPEG算法的研究與實現(xiàn)，研究生的論文，很有參考價值
上傳時間： 2013-08-14
上傳用戶：yan2267246
fpga開發(fā)pci的verilog，不可多得的源代碼。
上傳時間： 2013-08-15
上傳用戶：myworkpost
基于FPGA的JPEG圖像壓縮芯片設計
上傳時間： 2013-08-18
上傳用戶：木子葉1
基于fpga的JPEG編解碼器設計，采用流水線優(yōu)化解決時間并行性問題，提高DCT/IDCT模塊的運行速度。
上傳時間： 2013-08-31
上傳用戶：taa123456
隨著移動終端、多媒體、通信、圖像掃描技術的發(fā)展，圖像應用日益廣泛，壓縮編碼技術對圖像處理中大量數(shù)據(jù)的存儲和傳輸至關重要。同時， FPGA單片規(guī)模的不斷擴大，在FPGA芯片內實現(xiàn)復雜的數(shù)字信號處理系統(tǒng)也成為現(xiàn)實，因此采用FPGA實現(xiàn)圖像壓縮已成為一種必然趨勢。JPEG靜態(tài)圖像壓縮標準應用非常廣泛，是圖像壓縮中主要的標準之一。研究JPEG圖像壓縮在FPGA上的實現(xiàn)，具有廣闊的應用背景。 論文從實際工程應用出發(fā)，通過設計圖像壓縮的IP核，完成JPEG壓縮算法在FPGA上的實現(xiàn)。首先闡述JPEG基本模式的壓縮編碼的標準，然后在設計規(guī)劃過程中，采用SOC的設計思想，給出整個系統(tǒng)的內部結構、層次劃分，對各個模塊的HDL實現(xiàn)進行詳細的描述，最后完成整體驗證。方案采用了IP核復用的設計技術，基于Xilinx公司本身的IP核，進行了再次開發(fā)。在研究JPEG標準的核心算法DCT的基礎上，加以改進，設計了適合器件結構的基于DA算法的DCT變換的IP核。通過結構和算法的優(yōu)化，提高了速度，減少占用過多的片內資源。 設計基于Xilinx的Virtex- II系列的FPGA的硬件平臺,在ISE7.1中編譯綜合，最后通過Modelsim仿真驗證。分辨率為352×288大小的源圖像，在不同的壓縮等級設置下，均測試通過。仿真驗證的結果表明：基于FPGA的JPEG壓縮編碼占用較少的硬件資源，可在較高的工作頻率下運行，設計在速度和資源利用率方面達到了較優(yōu)的狀態(tài)，能夠滿足一般圖像壓縮的要求。 整個設計可以作為單獨的JPEG編碼芯片也可以作為IP核添加到其他系統(tǒng)中去，具有一定的使用價值。
上傳時間： 2013-04-24
上傳用戶：nairui21
近年來,隨著微電子技術的高速發(fā)展,數(shù)字圖像壓縮編碼技術的逐漸成熟,實時圖象處理在多媒體、HDTV、圖像通信等領域有著越來越廣泛的應用,圖像壓縮/解壓的IC芯片也已成為多媒體技術的核心,實現(xiàn)這些算法芯片的研究成為信息產(chǎn)業(yè)的新熱點.該文基于FPGA設計了JPEG圖像壓縮編解碼芯片,通過改進算法優(yōu)化結構,在合理地利用硬件資源的條件下,有效地挖掘出算法內在的并行性.在JPEG編碼器設計中,改進了JEONG的DCT變換算法,采用流水線優(yōu)化算法解決時間并行性問題,提高了DCT/IDCT模塊的運算速度;設計了基于查找表結構的定點乘法器,便于在設計中共享乘法單元,以適應流水線設計的要求;依據(jù)Huffman編碼表的規(guī)律性,采用并行查找表結構,用較少的存儲單元完成Huffman編解碼的運算,同時也提高了編解碼速度.在JPEG解碼器設計中,根據(jù)Huffman碼字本身的特點和JPEG標準,設計了一種Huffman碼字分組結構,基于該結構提出分組Huffman查找表及地址編碼的設計方法,進而完成了新的快速Huffman解碼算法及其模塊設計.整個設計及其各個模塊都在ALTERA公司的EDA工具QUARTUSII平臺上進行了邏輯綜合及功能和時序仿真.綜合和仿真結果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達到了較高的工作頻率,在速度和資源利用率方面均達到了較優(yōu)的狀態(tài),可滿足實時JPEG圖像編解碼的要求.在邏輯設計的基礎上,該設計可以進一步作硬件仿真和實驗,將源代碼燒錄進FPGA芯片,作為獨立器件或有自主知識產(chǎn)權的JPEG IP模塊,應用于可視電話、手機和會議電視等低成本JPEG編解碼系統(tǒng)的實現(xiàn).
上傳時間： 2013-05-31
上傳用戶：yuying4000
~{JGR 8vQ IzWwR5SC5D2V?bD#DbO5M3~} ~{3v?b~} ~{Hk?b~} ~{2iQ/5H9&D\~} ~{?IRTWw@)3d~} ~{TZ~}JDK1.4.2~{OBM(9}~}
上傳時間： 2015-02-22
上傳用戶：ommshaggar
